大阪大学 基礎工学研究科 電子光科学 (システム創成専攻) 2021年度 電子光科学 [II-4]

标签：

• Osaka-University
• Digital-Logic

Author

祭音Myyura (co-authored with GPT 5.6 SOL)

Description

1ビットの半加算器について答えよ。論理積、論理和、否定をそれぞれ $\cdot,+,\overline{\phantom a}$ と表す。H、Lはそれぞれ1、0に対応する。論理回路記号にはMIL記号またはJIS記号を用いる。

(1) 入力 $a,b$ の算術加算結果の上位ビットを $c$、下位ビットを $s$ とする。$c,s$ のカルノー図を、行 $a=0,1$、列 $b=0,1$ として完成させよ。

(2) $c,s$ を $a,b$ の論理式で表せ。

(3) 次の接続で半加算器を作る。ANDの2入力はア、イであり、その出力は $c$。第1トランスミッションゲートのデータ入力はイ、制御入力はエ、オ。第2ゲートのデータ入力はウ、制御入力はカ、キ。両ゲートの出力を結び $s$ とする。各ゲートは制御入力が順に(H,L)のとき入力を出力し、(L,H)のときHi-Zとなる。ア～キに適切な論理変数、否定、定数を入れよ。

(4) 次式のク～スを埋め、$c,s$ を5個の2入力NANDゲートで実現せよ。

$$s=\overline{ \overline{\boxed{\text{ク}}\cdot\overline{\boxed{\text{ケ}}\cdot\boxed{\text{コ}}}} \cdot \overline{\boxed{\text{サ}}\cdot\overline{\boxed{\text{シ}}\cdot\boxed{\text{ス}}}} }.$$

Kai

(1)

$a\backslash b$	$c$: 0	$c$: 1	$s$: 0	$s$: 1
0	0	0	0	1
1	0	1	1	0

(2)

$$\boxed{c=ab},\qquad \boxed{s=\overline a b+a\overline b=a\oplus b}.$$

(3)

ア	イ	ウ	エ	オ	カ	キ
$a$	$b$	$\overline b$	$\overline a$	$a$	$a$	$\overline a$

$a=0$ では第1ゲートだけが導通して $s=b$、$a=1$ では第2ゲートだけが導通して $s=\overline b$ となる。

(4)

ク	ケ	コ	サ	シ	ス
$a$	$a$	$b$	$b$	$a$	$b$

$t=\overline{ab}$ とおくと

$$u=\overline{at},\qquad v=\overline{bt},\qquad s=\overline{uv},\qquad c=\overline{tt}.$$

$t,u,v,s,c$ を生成する各ゲートがNANDであり、合計5個で実現できる。