大阪大学 基礎工学研究科 電子光科学 (システム創成専攻) 2020年度 電子光科学 [II-4]

标签：

• Osaka-University
• Digital-Logic

Author

祭音Myyura (co-authored with GPT 5.6 SOL)

Description

HレベルをH、LレベルをLと表し、論理回路記号にはMIL記号またはJIS記号を用いる。MOSFETはエンハンスメント型とする。

(1) 2入力 $A,B$、1出力 $C$ をもつCMOS回路で、pMOS2個は $V_{\mathrm{DD}}$ と $C$ の間に直列、nMOS2個は $C$ とGNDの間に並列接続される。各側の2個のゲートはそれぞれ $A,B$ に接続される。論理回路記号を用いてこの回路を表せ。

(2) 2入力 $D,E$、2出力 $Q,\overline Q$ のCMOSラッチ回路を考える。$Q$ 側のプルアップはゲートが $E,\overline Q$ のpMOSの直列、プルダウンは同じゲートのnMOSの並列である。$\overline Q$ 側はゲートが $D,Q$ の同様の構成である。$(D,E)$ が(a)(L,L)、(b)(L,H)、(c)(H,L)、(d)(H,H)のとき、保持、セット $(Q,\overline Q)=(\mathrm H,\mathrm L)$、リセット $(\mathrm L,\mathrm H)$、トグル、禁止のどれに対応するか答えよ。

(3) $D'=FG,E'=\overline F G$ を(2)の $D,E$ に接続する。下表の入力波形に対する $F,G,Q,\overline Q$ の時間変化を描け。$t_1<\cdots<t_{11}$ は入力が変化する時刻を表す。

区間	$t_1$前	1–2	2–3	3–4	4–5	5–6	6–7	7–8	8–9	9–10	10–11	$t_{11}$以後
$F$	L	H	H	H	L	L	L	L	H	H	L	L
$G$	H	H	L	H	H	L	H	L	L	H	H	L

ここで「$i$–$j$」は区間 $[t_i,t_j)$ を表す。

Kai

(1)

pMOSが導通するのは $A=B=0$ のときだけである。したがって、2入力NORゲートである。

$$\boxed{C=\overline{A+B}}.$$

(2)

回路式は $Q=\overline{E+\overline Q}$、$\overline Q=\overline{D+Q}$ である。

記号	$(D,E)$	状態	$(Q,\overline Q)$
(a)	(L,L)	保持	直前の値
(b)	(L,H)	リセット	(L,H)
(c)	(H,L)	セット	(H,L)
(d)	(H,H)	禁止	(L,L)

(3)

$G=\mathrm H$ の間は $Q=F$、$G=\mathrm L$ の間は保持するDラッチである。初めは $F=\mathrm L,G=\mathrm H$ なので $(Q,\overline Q)=(\mathrm L,\mathrm H)$ となる。

$$Q=\begin{cases} \mathrm H,&t_1\le t<t_4\ \text{または}\ t_9\le t<t_{10},\\ \mathrm L,&\text{それ以外}, \end{cases} \qquad \overline Q=\neg Q.$$