大阪大学 基礎工学研究科 電子光科学 (システム創成専攻) 2018年度 電子光科学 [II-4]

标签：

• 大阪大学
• 二极管晶体管逻辑
• CMOS逻辑电路

Author

祭音Myyura (co-authored with GPT 5.6 SOL)

Description

NAND 回路の作製を考える。ダイオードの ON 状態時の順方向電圧を 0.7 V とする。また、npn トランジスタの ON 状態時のベース－エミッタ間電圧とコレクター－エミッタ間抵抗を、それぞれ 0.7 V、0 Ω とする。なお、論理回路のローレベル（L）信号とハイレベル（H）信号は、論理演算の0と1の値にそれぞれ対応させるものとする。この時、以下の問に答えよ。（配点15点）

(1) 図1に示すように、2入力、1出力のダイオードと抵抗を使ったディジタル回路を考える。$P_1,P_2$ は入力端子、$Q_1$ は出力端子である。入力端子には、H 信号として 5 V、又は L 信号として 0 V を印加する。出力信号が 1 V 以下の時は L 信号、4 V 以上の時は H 信号として出力信号を判断する時、この回路はどのような論理演算を行っていると考えられるか答えよ。また、$P_1$ と $P_2$ 端子にそれぞれ H 信号と L 信号を入力した時の出力電圧 [V] を求めよ。

(2) 図2に示す回路と図1の回路を使って、入力端子 $P_1,P_2$、出力端子 $Q_2$ のダイオードトランジスタロジック（DTL）NAND 回路を構成したい。そこで、図1の $Q_1$ 端子と図2の $P_3$ 端子の間に、ダイオードのみで構成される回路 X を挿入して両端子を接続し、DTL NAND 回路を作製した。$P_1,P_2$ 端子に同じ入力電圧を印加してこの NAND 回路を使用すると、この NAND 回路は、入力における L 信号と H 信号のしきい値電圧が 1.4 V である NOT 回路として動作した。このことから、挿入回路 X の回路図を描け。ただし、$Q_1,P_3$ 端子をその回路図中に記載すること。

次に、2入力、1出力の NAND 回路を CMOS で構成することを考える。

(3) CMOS NAND 回路の回路図を描け。ただし、電源電圧 5 V、グランド（GND）、2入力 $A,B$、1出力を回路図中に記載し、MOSFET の回路記号は図3に記載のものを用いよ。

(4) 問 (2) と問 (3) の DTL NAND 回路と CMOS NAND 回路を比較した場合、静的な消費電流はどちらが大きいと予想されるか。出力に何もつながず、出力が L 信号の時を考え、理由とともに答えよ。

题目描述

考虑制作 NAND 电路。二极管导通时的正向电压为 0.7 V；npn 晶体管导通时的基极—发射极电压和集电极—发射极电阻分别为 0.7 V、0 Ω。逻辑电路的低电平 L 和高电平 H 分别对应逻辑值0和1。回答下列问题。（15分）

(1) 图1为由二极管和电阻组成的双输入、单输出数字电路。$P_1,P_2$ 是输入端，$Q_1$ 是输出端。输入 H、L 分别施加 5 V、0 V；输出电压不超过 1 V 时判为 L，不低于 4 V 时判为 H。该电路实现哪一种逻辑运算？当 $P_1,P_2$ 分别输入 H、L 时，求输出电压 [V]。

(2) 利用图1和图2的电路，构成输入端为 $P_1,P_2$、输出端为 $Q_2$ 的二极管—晶体管逻辑（DTL）NAND 电路。在图1的 $Q_1$ 与图2的 $P_3$ 之间接入只由二极管组成的电路 X。当 $P_1,P_2$ 施加相同输入电压时，该 NAND 电路作为输入 L、H 分界阈值为 1.4 V 的 NOT 电路工作。根据这一条件画出电路 X，并标明 $Q_1,P_3$ 端子。

接下来考虑用 CMOS 构成双输入、单输出 NAND 电路。

(3) 画出 CMOS NAND 电路图，标明 5 V 电源、GND、输入 $A,B$ 和一个输出。MOSFET 使用图3规定的符号。

(4) 比较 (2)、(3) 中的 DTL NAND 和 CMOS NAND，哪一种的静态消耗电流更大？考虑输出端未连接任何负载、输出为 L 的情况，说明理由。

Kai

(1)

どちらかの入力がLなら対応するダイオードが導通し、$Q_1$ は0.7 V、すなわちLとなる。両入力がHならダイオードはOFFとなり、抵抗を通じて $Q_1=5\ \mathrm V$ となる。したがって、AND回路である。

$$\begin{gathered} \boxed{Q_1=P_1P_2},\\ \boxed{V_{Q_1}=0.7\ \mathrm V\quad(P_1=\mathrm H,P_2=\mathrm L)}. \end{gathered}$$

(2)

$Q_1$ から $P_3$ に向かって順方向となるダイオードを2個直列に入れる。

両入力の電圧を $V_{\mathrm{in}}$ とする。入力側のダイオードが導通している間は $V_{Q_1}=V_{\mathrm{in}}+0.7$ Vであり、トランジスタがONとなる境界では

$$V_{Q_1}=2(0.7)+0.7=2.1\ \mathrm V.$$

したがって入力しきい値は $2.1-0.7=\boxed{1.4\ \mathrm V}$。入力がLならトランジスタはOFF、両入力がHならONとなるので、出力はNANDとなる。

(3)

pMOSを並列、nMOSを直列に接続する。

両入力がHのときだけ出力からGNDへの経路が導通するため、出力は $\overline{AB}$ となる。

(4)

$\boxed{\text{DTL NANDの方が大きい}}$。出力LではトランジスタがONとなり、1 kΩの抵抗を通って電源からGNDへ $5\ \mathrm V/1\ \mathrm{k\Omega}=5\ \mathrm{mA}$ のコレクタ電流が流れる。さらにベース駆動にも電流が必要となる。

CMOS NANDでは出力LのときpMOSが両方OFFとなり、電源からGNDへの直流経路がない。したがって、漏れ電流を無視すれば静的消費電流は0である。

Reference

• 大学公式問題