大阪大学 基礎工学研究科 電子光科学 (システム創成専攻) 2016年度 電子光科学 [II-4]

标签：

• Osaka-University
• Digital-Logic

Author

祭音Myyura (co-authored with GPT 5.6 SOL)

Description

問題の要約 — 大阪大学公開の原問題（4ページ）

2入力 $A,B$、出力 $V_O$ をもつCMOS回路のレイアウトが与えられている。n型サブストレート内にpウェルを設け、ゲートにはポリシリコンを用いる。レイアウトでは、$V_{\mathrm{DD}}$ と $V_O$ の間にゲートがそれぞれ $A,B$ のpMOSが並列に接続され、$V_O$ とGNDの間にはゲートがそれぞれ $A,B$ のnMOSが直列に接続されている。

(1) n型サブストレートの接続先を $V_O,V_{\mathrm{DD}},\mathrm{GND}$、または無接続から選べ。

(2) 入力、出力、電源、GNDを明記して、レイアウトに対応するMOSFET回路図を描け。原問題で指定されたMOSFET記号を用いる。

(3) Hレベル信号、Lレベル信号をそれぞれ1、0に対応させたとき、この回路の論理式を書け。

Kai

(1)

$\boxed{V_{\mathrm{DD}}}$ に接続する。n型サブストレートを最高電位に保つことで、pMOSのp型ソース・ドレインとのpn接合が順方向に導通するのを防ぐ。nMOSを置くpウェルはGNDに接続する。

(2)

pMOSの2枝を並列、nMOSの2個を直列に接続する。上側の各枝は少なくとも一方の入力がLのとき導通し、下側の経路は両入力がHのときだけ導通する。

(3)

$A=B=1$ のときだけnMOSの直列経路が導通して $V_O=0$ となる。それ以外では少なくとも一方のpMOSが導通して $V_O=1$ となる。したがって、2入力NAND回路であり、

$$\boxed{V_O=\overline{AB}}.$$