大阪大学 基礎工学研究科 電子光科学 (システム創成専攻) 2016年度 電子光科学 [II-4]

标签：

• 大阪大学
• CMOS逻辑电路

Author

祭音Myyura (co-authored with GPT 5.6 SOL)

Description

図1は2入力 $A,B$、出力 $V_O$ をもつ CMOS 回路のレイアウトである。電源電圧は $V_{DD}$、グランドは GND として記載されている。なおゲートはポリシリコンで作製されているものとする。以下の問に答えよ。（配点15点）

(1) 図1の CMOS 回路のサブストレートは、$V_O$、$V_{DD}$、GND のいずれに接続されるべきか。あるいは、どこにも接続されるべきではないかを答えよ。

(2) 図1の CMOS 回路のレイアウトに対応する回路図を描け。このとき、入力 $A,B$、出力 $V_O$、電源電圧（$V_{DD}$）、グランド（GND）も書き示し、n-MOSFET、p-MOSFET の回路記号として、図2に記載のものを使用すること。

(3) H レベル信号、L レベル信号を各々1、0と対応させたとき、図1の回路の論理式を書け。

题目描述

图1为具有两个输入 $A,B$ 和一个输出 $V_O$ 的 CMOS 电路版图。电源电压记为 $V_{DD}$，地记为 GND。设栅极由多晶硅制成，回答下列问题。（15分）

(1) 图1电路的衬底应连接到 $V_O$、$V_{DD}$、GND 中的哪一个，还是不应与其中任何一个连接？

(2) 画出图1版图对应的电路图，同时标明输入 $A,B$、输出 $V_O$、电源电压 $V_{DD}$ 和 GND。n-MOSFET、p-MOSFET 必须使用图2给出的电路符号。

(3) 将 H、L 电平分别对应于1、0，写出图1电路的逻辑表达式。

Kai

(1)

$\boxed{V_{\mathrm{DD}}}$ に接続する。n型サブストレートを最高電位に保つことで、pMOSのp型ソース・ドレインとのpn接合が順方向に導通するのを防ぐ。nMOSを置くpウェルはGNDに接続する。

(2)

pMOSの2枝を並列、nMOSの2個を直列に接続する。上側の各枝は少なくとも一方の入力がLのとき導通し、下側の経路は両入力がHのときだけ導通する。

(3)

$A=B=1$ のときだけnMOSの直列経路が導通して $V_O=0$ となる。それ以外では少なくとも一方のpMOSが導通して $V_O=1$ となる。したがって、2入力NAND回路であり、

$$\boxed{V_O=\overline{AB}}.$$

Reference

• 大学公式問題