大阪大学 基礎工学研究科 電子光科学 (システム創成専攻) 2015年度 電子光科学 [II-4]

标签：

• Osaka-University
• Digital-Logic

Author

祭音Myyura (co-authored with GPT 5.6 SOL)

Description

4入力 $A,B,C,D$、1出力 $Y$ のディジタル回路の論理式が

$$Y=\overline{A\cdot C+\overline A\cdot B\cdot C+D+B\cdot\overline D}$$

である。H、Lをそれぞれ1、0に対応させる。

(1) $\overline Y$ のカルノー図を作成し、$\overline Y$ を簡略化せよ。

(2) この回路をCMOSで構成する。入力 $A,B,C,D$、出力 $Y$、電源 $V_{\mathrm{DD}}$、GNDを明示して回路図を描け。

Kai

(1)

行、列をともにGray順に並べる。

$AB\backslash CD$	00	01	11	10
00	0	1	1	0
01	1	1	1	1
11	1	1	1	1
10	0	1	1	1

$B=1$ の8セル、$D=1$ の8セル、$A=C=1$ の4セルをまとめると

$$\boxed{\overline Y=B+D+AC}.$$

実際、$D+B\overline D=D+B$ より、$\overline A BC$ は $B$ に吸収される。

(2)

$$Y=\overline{B+D+AC}=\overline B\,\overline D(\overline A+\overline C).$$

プルダウンはnMOSの $B$ 枝、$D$ 枝、$A$ と $C$ の直列枝を並列接続する。プルアップはその双対であり、pMOSの $B,D$ を直列に置き、さらに $A,C$ の並列部分を直列接続する。計8トランジスタとなる。