九州大学 システム情報科学府 情報理工学専攻 2020年8月実施 計算機アーキテクチャ
Author
Description
【問 1】
与えられた真理値表で表される論理関数

【問 2】
(1) IF,ID,EX,MEM,WB の遅延時間は,それぞれ,240 ps,400 ps,200 ps,250 ps,180 ps である.このデータパスの最大動作周波数を答えよ(単位は GHz).
(2) IF,ID,EX,MEM,WB のいずれか
(3) あるプログラムの実行において,上記 (2) のパイプラインステージの分割により CPI(Clock cycles Per Instruction)が 10% 増加した. ここで,パイプラインステージ分割は CPI の増加以外の悪影響は生じないと仮定する. このパイプラインステージ分割によって得られた性能向上比を答えよ.
(4) パイプライン段数を増加することの利点と欠点を説明せよ.
【問 3】
キャッシュタグ・フィールド,キャッシュインデックス・フィールド,キャッシュブロッ
クオフセット・フィールドからなる
Kai
【問 1】
a | b | c | d | X | Y | Z | W | F |
---|---|---|---|---|---|---|---|---|
0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 |
0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 |
0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 |
1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 |
X | Y | Z | W | G |
---|---|---|---|---|
0 | 0 | 0 | 0 | 1 |
0 | 0 | 0 | 1 | x |
0 | 0 | 1 | 0 | 1 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | x |
0 | 1 | 1 | 1 | x |
1 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | x |
1 | 0 | 1 | 0 | 0 |
1 | 0 | 1 | 1 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | x |
1 | 1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 | 0 |
XY\ZW | 00 | 01 | 11 | 10 |
---|---|---|---|---|
00 | 1 | X | 1 | |
01 | 1 | X | X | |
11 | 1 | X | 1 | |
10 | X | 1 |

【問 2】
(1)
(2)
(3)
(4)
利点:
-
クロック周波数の向上: パイプライン段数を増やすことで、各段の論理ゲート数が減り、クロックサイクルタイムが短くなります。その結果、クロック周波数が向上し、プロセッサの性能が向上する可能性があります。
-
並列処理の向上: 各段が独⽴して動作するため、複数の命令が同時に処理されることができます。これにより、⾼い命令実⾏レートが達成され、システム全体のスループットが向上します。
-
効率的なリソース利⽤: パイプライン段数が増えると、各リソース(ALU、レジスタファイル、キャッシュなど)がより効率的に使⽤される可能性があります。これにより、ハードウェアの消費電⼒やエネルギー効率が向上することがあります。
⽋点:
-
パイプラインハザード: パイプライン段数が増えると、データハザード、制御ハザード、構造ハザードなどのパイプラインハザードが発⽣しやすくなります。これらのハザードは、パイプラインの効率を低下させる可能性があります。
-
複雑さの増加: パイプライン段数が増えると、回路設計や制御ロジックの複雑さが増します。これにより、設計や検証のコストが増加し、バグの発⽣リスクが⾼まる可能性があります。
-
レイテンシの増加: パイプライン段数が増えると、各命令の完了にかかる時間(レイテンシ)が⻑くなる可能性があります。これは、特にレイテンシに敏感なアプリケーションで問題となることがあります。