跳到主要内容

京都大学 情報学研究科 通信情報システム専攻 2021年8月実施 専門基礎B [B-4]

Author

SUN

Description

下記のすべての問に答えよ。
x\overline{\phantom{x}} は論理否定、\cdot は論理積、++ は論理和、\oplus は排他的論理和を表す。

(1)

以下に示す論理関数 ff について、以下の問に答えよ。

f=(a+bˉ+d)(a+cˉ+dˉ)(bˉ+cˉ+d)(aˉ+cˉ+dˉ)(aˉ+b+dˉ)f = (a+\bar{b}+d)\cdot(a+\bar{c}+\bar{d})\cdot(\bar{b}+\bar{c}+d)\cdot(\bar{a}+\bar{c}+\bar{d})\cdot(\bar{a}+b+\bar{d})

(a) 論理関数 ff の最小積和形表現を求めよ。

(b) 論理関数 ff の最小和積形表現を求めよ。

(c) 3入力 NAND ゲートのみを用いて、論理関数 ff を出力とするゲート数最小の論理回路を示せ。なお、入力として、a, b, c, da,\ b,\ c,\ d およびそれらの否定 aˉ, bˉ, cˉ, dˉ\bar{a},\ \bar{b},\ \bar{c},\ \bar{d} が与えられるものとする。

(d) 論理関数

g=bcˉ+abˉ,r=bcˉdg=b\cdot\bar{c}+a\cdot\bar{b},\qquad r=b\cdot\bar{c}\cdot d

を考える。

f=(gh)+rf=(g\oplus h)+r

を満足するすべての論理関数 hh の中から、積項数が最小でリテラル数が最も少ない積和形論理式を持つ論理関数の最小積和形表現を求めよ。

(2)

図(a)に示す入力 xx と出力 yy を持つ順序回路について、以下の問に答えよ。

(a) 状態遷移出力表を示せ。リセットされた状態を初期状態とし、初期状態から回路を動作させても到達できない状態は記載しないこと。

(b) 問(a)で求めた状態遷移出力表について、状態数が最小であるか答えよ。最小でない場合には、等価な状態の組を示せ。

Kai

(1)

(a)

Derive the corresponding K-map of fˉ\bar{f} and ff

  
fˉ=cd+bc+aˉbdˉ+abˉd\bar{f} = cd + bc + \bar{a}b\bar{d} + a\bar{b}df=bˉd+abcˉ+aˉcˉdf = \bar{b}d + ab\bar{c} + \bar{a}\bar{c}d

(b)

Simplified Boolean Expression for ff

f=(cˉ+dˉ)(bˉ+cˉ)+(a+bˉ+d)(aˉ+b+dˉ)f = (\bar{c} + \bar{d})(\bar{b} + \bar{c}) + (a + \bar{b} + d)(\bar{a} + b + \bar{d})

(c)

NAND/Logic Expression for ff

f=bˉdˉabcˉaˉcˉdf = \overline{\bar{b}\bar{d} \cdot ab\bar{c} \cdot \bar{a}\bar{c}d}

(d)

Derive the K-map of g,r,hg, r, h

   

Equation for hh:

h=aˉcˉ+abˉd+aˉbˉdˉh = \bar{a}\bar{c} + a\bar{b}d + \bar{a}\bar{b}\bar{d}

(2)

(a)

D2=a1a0+aˉ2a0x+a2aˉ0xˉD_2 = a_1 a_0 + \bar{a}_2 a_0 x + a_2 \bar{a}_0 \bar{x}
D1=a2aˉ0+aˉ1aˉ0xˉ+aˉ2aˉ1a0xD_1 = a_2 \bar{a}_0 + \bar{a}_1 \bar{a}_0 \bar{x} + \bar{a}_2 \bar{a}_1 a_0 x
D0=aˉ0xˉ+aˉ2x+aˉ2aˉ1aˉ0D_0 = \bar{a}_0 \bar{x} + \bar{a}_2 x + \bar{a}_2 \bar{a}_1 \bar{a}_0
y=xˉaˉ1aˉ0+a2aˉ0y = \bar{x} \bar{a}_1 \bar{a}_0 + a_2 \bar{a}_0
  

State Transition Table

Current State (a2a1a0a_2 a_1 a_0)Input (xx)Next State (D2D1D0D_2 D_1 D_0)Output (yy) Current State (a2a1a0a_2 a_1 a_0)Input (xx)Next State (D2D1D0D_2 D_1 D_0)Output (yy)
0 0 000 0 011 0 000 1 01
0 0 010 0 101 0 010 1 11
0 0 100 1 101 0 101 0 00
0 0 111 0 101 0 110 0 00
0 1 000 1 001 1 000 1 01
0 1 010 0 101 1 010 1 11
0 1 101 0 001 1 101 0 00
0 1 111 0 101 1 111 0 00

(b)

State 100 & 110 are equivalent.