東京工業大学 工学院 情報通信系 2016年8月実施 S4 逐次除算器と状態遷移
Author
祭音Myyura (co-authored with GPT 5.6 SOL)
Description
非負整数を最上位ビットから入力し,定数 N≥2 で割った商を最上位ビットから出力する。現状態を余り A=Rk,入力を x とすると
B=2A+x,z=⌊B/N⌋,D=Rk+1=BmodN.
初期状態は R0=0。論理式は最少の積項からなる NOT–AND–OR 形式で答える。
- N=5,入力 1011001 の各時刻の A,B,z,D と最終的な商 Z6,余り R7 を求めよ。
- N=3 で A=(a1a0)2, B=(b2b1b0)2 とする。B の各ビットを求めよ。
- 0≤B≤5 に対し C=B−3 を3ビットの2の補数で表す。B=6,7 を don't care として C の各ビットを簡単化せよ。z=[C≥0] と,D=C′(C≥0)または B′(C<0)の選択式も示せ。ただし C′=(c1c0)2, B′=(b1b0)2。
- N=5 の状態遷移表を作り,状態符号を Q0=000,Q1=001,Q2=011,Q3=010,Q4=100 として次状態 (d2d1d0) と出力 z を求めよ。
题目描述
分析从高位到低位进行常数除法的时序电路,填写运行表、化简组合逻辑,并按指定状态编码设计除以5的有限状态机。
Kai
| k | 0 | 1 | 2 | 3 | 4 | 5 | 6 |
|---|
| x | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| A | 0 | 1 | 2 | 0 | 1 | 2 | 4 |
| B | 1 | 2 | 5 | 1 | 2 | 4 | 9 |
| z | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| D | 1 | 2 | 0 | 1 | 2 | 4 | 4 |
89=5⋅17+4 なので Z6=(0010001)2=17, R7=4。
B=2A+x は左シフトして x を付ける操作なので
b2=a1,b1=a0,b0=x.
3)a)
B=0,1,2,3,4,5 に対して C は順に 101,110,111,000,001,010。未使用入力を用いて簡単化すると
c2c1c0=bˉ2bˉ0∨bˉ2bˉ1,=b0bˉ1∨bˉ0b1,=bˉ0.
3)b)
符号ビットが c2 だから
z=cˉ2,d1=b1c2∨c1cˉ2,d0=b0c2∨c0cˉ2.
空欄(ア)~(オ)は cˉ2,c2,cˉ2,c2,cˉ2。
4)a)
| 現状態 | x=0 の次状態 | x=1 の次状態 | x=0 の出力 | x=1 の出力 |
|---|
| Q0 | Q0 | Q1 | 0 | 0 |
| Q1 | Q2 | Q3 | 0 | 0 |
| Q2 | Q4 | Q0 | 0 | 1 |
| Q3 | Q1 | Q2 | 1 | 1 |
| Q4 | Q3 | Q4 | 1 | 1 |
4)b)
未使用符号 101,110,111 を don't care とすると
d2d1d0z=a2x∨a0a1xˉ,=a0aˉ1∨a2xˉ∨aˉ0a1x,=aˉ0a1∨a0aˉ1xˉ∨aˉ0aˉ2x,=a2∨a1x∨aˉ0a1.